

PCS2304

Projeto Lógico Digital

Aula 19 –

Metodologia de Projeto e Diagrama ASM

Edson T. Midorikawa

Recapitulação


- Dispositivos Lógicos Programáveis
 - (E)PROM, PAL, PLA
 - CPLD, FPGA
 - aplicações

Tópicos


- **Metodologia de Projeto**
 - $SD = FD + UC$
 - Projeto da UC e Diagrama ASM
- Exemplo de projeto

Metodologia de Projeto

- Sistema Digital = Fluxo de Dados + Unidade de Controle




Sistema Digital (detalhado)



(b) Register-transfer-level block diagram


Fluxo de Dados

- Composto por registradores, memórias, componentes combinatórios (ULA, somadores, MUX, comparadores, etc)




Unidade de Controle

- Responsável pelo controle das operações no FD
- A partir dos sinais de estado (vindos do FD) gera sinais de controle



Unidade de Controle

- Como projetar?
 - Máquina de estados
 - Diagrama ASM
- Máquina de estados
 - estados
 - transição de estados



Unidade de Controle

- Diagrama ASM
 - equivalente ao diagrama de transição de estados;
 - mostra explicitamente o fluxo de transição de estados e tem uma visualização mais adequada




Diagrama ASM

- Temporização






Diagrama ASM


- Símbolos
 - estado
 - decisão
 - saída condicional




(a) State box



(b) Example of state box




(c) Scalar decision box




(d) Conditional output box

Diagrama ASM

- Regras
 1. O próximo estado deve ser único para cada condição;
 2. Cada caminho definido por vários blocos condicionais




(a) Undefined next state



(b) Undefined exit path


Projeto

- Projetar um circuito que conta a quantidade de bits “1” em uma palavra com N bits




Contador de Uns

- Projeto para $n=4$




Contador de Uns

- Diagrama ASM (Moore)



Contador de Uns

- Diagrama ASM (Mealy)




Contador de Uns

- Implementação da UC (Mealy)

(um FF por estado)



Com UM Flip-Flop por estado



Condição inicial :
(ao ligar) FF ① - 1
 FF ② - 0
 FF ③ - 0
 FF ④ - 0



ASM: um FF por Estado

- Estado




(a) State box

- Decisão




ASM: um FF por Estado


- Junção




(d) Junction





- Saída condicional



(e) Conditional Output Box




ASM: um FF por estado



Condição inicial : FF 0 - 1
 (ao ligar) FF 1 - 0
 FF 2 - 0
 FF 3 - 0

Registrador de seqüência e decodificador



Registrador de seqüência e decodificador


Tabela de transição

Estado atual		Próximo Estado				Decodificador			
		Condições		Prox. Estado					
Nome	y ₁ y ₀	Detetor	Início	y ₁ y ₀	S ₀	S ₁	S ₂	S ₃	
S ₀	0 0	X	0	0 0	1	0	0	0	
	0 0	X	1	0 1	1	0	0	0	
S ₁	0 1	X	X	1 0	0	1	0	0	
S ₂	1 0	0	X	1 0	0	0	1	0	
	1 0	1	X	1 1	0	0	1	0	
S ₃	1 1	X	X	0 0	0	0	0	1	

Equações

$$\begin{cases} D_0(t) = y_0(t+1) = S_0 \text{ Início} + S_2 \text{ Detetor} \\ D_1(t) = y_1(t+1) = S_1 + S_2 \end{cases}$$

Método clássico



Método Clássico (4 estados → 2 Flip-flops)

Tabela

Estado atual		Próximo Estado		Saídas	
		Condições	Prox. Estado	Condições	Saídas
Nome	y ₁ y ₀	Detetor Início	y ₁ y ₀	Q ₀ Detetor	
S ₀	0 0	X 0	0 0	X X	-----
	0 0	X 1	0 1	X X	-----
S ₁	0 1	X X	1 0	X X	T=1
S ₂	1 0	0 X	1 0	1 X	ENABLE P = 1
	1 0	1 X	1 1	X 0 X 1	SHIFT = 1 ENABLE R=1
S ₃	1 1	X X	0 0	X X	PRONTO=1

Equações

$$\begin{cases} D_0 = y'_1 y'_0 (\text{Início}) + y_1 y'_0 (\text{Detetor}) \\ D_1 = y'_1 y_0 + y_1 y'_0 \end{cases}$$

$$\begin{cases} T = y_1 y'_0 (\text{LOADQ=CLEARP=CLEARR}) \\ \text{ENABLE P} = y_1 y'_0 Q_0 \\ \text{SHIFT} = y_1 y'_0 (\text{Detetor})' \\ \text{ENABLE R} = y_1 y'_0 (\text{Detetor}) \\ \text{PRONTO} = y_1 y_0 \end{cases}$$

Exercício

- Projetar um circuito “Contador de uns” com $n=8$
- Traduzir o diagrama ASM com a técnica de um FF por estado
- Simular o circuito final no MAX+PLUS II ou Quartus II

Próxima Aula

- **Metodologia de Projeto**
 - Projeto de um sistema digital