| aula | data | tópico | referência |
| 1 | Introdução à disciplina | ||
| 2 | |||
| 3 | |||
| 4 | |||
| 5 | |||
| 6 | |||
| 7 | |||
| 8 | |||
| 9 | |||
| 10 | |||
| 11 | 07/10 | Atividade em sala de aula #1 | |
| 12 | 14/10 | Ferramentas de projeto com VHDL (descrição,
simulação) Fluxo de dados do MIPS em VHDL |
ISE WebPACK register.vhd tb_register.vhd |
| 13 | 19/10 | Projeto de Unidade de Controle: implementação em hardware e com microprogramação | |
| 14 | 21/10 | Implementação monociclo da Unidade de Controle do processador MIPS | |
| 15 | 26/10 28/10 |
NÃO HAVERÁ AULA | |
| 16 | 04/11 | 1a Prova | |
| 17 | 09/11 | Implementação multiciclo do processador MIPS | |
| 18 | 11/11 | Implementação multiciclo da Unidade de Controle do processador MIPS | ModelSim XE III Starter |
| 19 | 16/11 | Microprogramação | |
| 20 | 18/11 | Introdução à Avaliação de Desempenho | |
| 21 | 23/11 | Avaliação de Desempenho | |
| 22 | 25/11 | Memória cache | |
| 23 | 30/11 | Memória cache | |
| 24 | 02/12 | Memória virtual | |
| 25 | 07/12 | Discos, dispositivos de E/S Multiprocessadores, multi-cores e programação paralela |
|
| 26 | 09/12 | 2a Prova | |
| 27 | 14/12 | Prova Substitutiva | |