CONVERSÃO ANALÓGICO-DIGITAL

J.R.A./2001 (revisão) E.T.M./2004 (revisão) E.T.M./2005 (revisão)

RESUMO

Esta experiência tem o objetivo de apresentar o processo de conversão de sinais analógicos para valores digitais. Para isto são apresentadas algumas técnicas de conversão analógico-digital e a parte experimental compreende o projeto de um conversor de tensões analógicas para uma representação digital de 3 bits.

1. PARTE TEÓRICA

1.1. Introdução

Diversas grandezas físicas com as quais lidamos são grandezas analógicas por natureza. Tais grandezas, como temperatura, pressão, velocidade, etc., são representadas por valores contínuos, sendo que para poderem ser processadas por sistemas digitais precisam ser convertidas para uma cadeia de bits. Esta conversão é conhecida como Conversão Analógico-Digital (A/D). De forma similar, para que os sistemas digitais possam controlar variáveis analógicas torna-se necessária a decodificação de uma cadeia de bits em uma grandeza que possa assumir uma gama contínua de valores e não apenas os níveis lógicos '0' e '1'. Esta conversão é conhecida como Conversão Digital-Analógico (D/A).

Os equipamentos que convertem grandezas físicas em sinais elétricos e vice-versa são chamados transdutores. Por exemplo, temperaturas, velocidades, posições, etc. são transformadas em correntes ou tensões proporcionais. Como exemplo de transdutor pode-se citar o termistor, que muda o valor de sua resistência conforme a temperatura a que estiver submetido.

A figura 1.1 apresenta o ciclo completo de processamento de uma grandeza física, envolvendo:

- A conversão inicial do sinal oriundo do processo físico, através da passagem por um Transdutor, criando o sinal analógico convertido;
- O condicionamento desse sinal (se necessário), por meio de um Condicionador de Sinal, gerando o sinal analógico condicionado;
- A conversão do sinal por um Conversor A/D, resultando no sinal digitalizado;
- O processamento do sinal pelo Sistema Digital;
- A conversão do sinal digital presente na saída do Sistema Digital, por um Conversor D/A;
- O condicionamento desse sinal (se necessário), por meio de um Condicionador de Sinal, gerando o sinal analógico condicionado; e
- A conversão final do sinal, através da passagem por um outro Transdutor, gerando um sinal que pode ser utilizado novamente pelo processo físico.




Figura 1.1 - Etapas de Tratamento de Grandeza Físicas por um Sistema Digital.

Até pouco tempo atrás, o processamento dos sinais analógicos era desempenhado, em sua maioria, por sistemas exclusivamente analógicos, baseados em circuitos integradores, somadores, etc. Com o rápido desenvolvimento dos sistemas digitais, no que diz respeito à confiabilidade e custo, estes passaram a ocupar espaços antes exclusivos de sistemas analógicos.

Os sistemas digitais apresentam maior flexibilidade e facilidade de depuração. Entretanto um ponto crítico é a interface entre os circuitos digitais e os circuitos analógicos. Assim, deve-se ter os cuidados necessários no projeto destas interfaces uma vez que elas é também determinam a precisão, rapidez de resposta e confiabilidade no processamento digital de informações.

1.2. Técnicas de Conversão A/D

Existem várias técnicas de conversão Analógico-Digital, em função da precisão desejada e do tempo máximo aceitável para se realizar esta conversão.

a) Codificação Paralela

Uma forma simples de se visualizar este método de conversão é através de um conjunto de comparadores de tensão conectados de maneira paralela com o sinal a ser codificado. Cada comparador possui na entrada de referência uma fração da tensão máxima a ser convertida. À medida que a tensão de entrada for aumentando, os comparadores indicariam, progressivamente, que o valor de entrada excedeu a referência. As saídas de todos os comparadores entram em um codificador de prioridade, que indica, em sua saída, o valor binário correspondente à entrada mais prioritária que estiver ativa. A figura 1.2 apresenta esse tipo de conversor.




Figura 1.2 - Conversor A/D de 2 bits.

O conversor da figura 1.2 fornece indicação de que a tensão de entrada está situada a 1/4.Vref, 2/4.Vref, 3/4.Vref e Vref. Variando-se o valor de Vref, pode-se alterar a escala de medição de Ventrada. A resolução deste conversor é de apenas 2 bits. Para se ter uma resolução de 8 bits são necessários 256 comparadores. Como se pode notar a complexidade do conversor aumenta à razão '2ⁿ', onde 'n' é o número de bits desejado como resolução. Uma das grandes vantagens deste método é a sua rapidez na conversão, uma vez que só está limitada pela velocidade do comparador e do codificador de prioridade.

b) Contador-Gerador de Rampa

Este tipo de conversor, apresentado na figura 1.3, utiliza apenas um circuito comparador, sendo que a resolução desejada é obtida através de um gerador de rampa incremental (degrau). A quantidade de degraus define a maior ou menor resolução do conversor.

O circuito baseia-se na comparação do sinal de entrada com um outro de referência o qual é incrementado até que o sinal de referência seja maior ou igual ao de entrada. Neste momento o número de incrementos no sinal de referência traduz o valor digitalizado do sinal de entrada. Após cada intervalo de comparação, os circuitos devem ser reposicionados para permitir uma nova comparação.




Figura 1.3 - Conversor A/D Contador - Gerador de Rampa.

A resolução obtida neste circuito só depende do número de degraus do gerador de rampa. Porém um número muito grande de incrementos torna o sistema lento para sinais de entrada que variam rapidamente, além do fato que o tempo de comparação não pode ser predefinido. No pior caso, com tensão máxima na entrada, o gerador de rampa deverá executar (2ⁿ-1) incrementos, antes de identificar o valor na entrada (sendo 'n' a resolução em bits).

Uma variante deste método consiste em se substituir a rampa incremental (degrau) por uma rampa analógica (onda triangular), porém a precisão do circuito fica fortemente dependente da linearidade da rampa gerada.

c) Aproximações Sucessivas

O método de aproximações sucessivas é semelhante ao do Contador-Gerador de Rampa, exceto que a forma de busca do valor que mais se aproxima da tensão de entrada é otimizada e mais rápida. Em lugar de um contador de incrementos começando em '0', tem-se um Registrador de Aproximações Sucessivas - RAS (figura 1.4), que inicia pelo seu bit mais significativo em '1'. Se a saída do comparador indicar que Ventrada ainda é maior que Vref gerado, então este bit permanece em '1', caso contrário o bit é colocado em '0'. Em seguida o registrador coloca o seu próximo bit mais significativo em '1' e repete o teste. Após sucessivos testes com os bits subsequentes o registrador conterá o valor binário do sinal na entrada. O Registrador de Aproximações Sucessivas, nada mais faz do que implementar uma busca binária.




Figura 1.4 - Conversor D/A de Aproximações Sucessivas.

A principal vantagem deste método é a sua maior rapidez de conversão, em relação ao método do contador, uma vez que em 'n' ciclos de 'clock' a unidade RAS tem condições de apresentar o valor digitalizado em 'n' bits.

1.3. Amplificadores Operacionais

Normalmente, os circuitos conversores A/D e D/A usam amplificadores operacionais para realizar o condicionamento dos sinais de entrada/saída ao mesmo tempo em que realizam a função de comparador. Os amplificadores operacionais possuem três características que os tornam quase ideais:

- alta impedância de entrada;
- alto ganho em tensão;
- baixa impedância de saída.

A figura 1.5 apresenta o esquema básico de utilização, em circuitos digitais, de um amplificador operacional.




Figura 1.5 - Esquema Básico de um Amplificador Operacional.

As condições básicas de utilização de amplificadores operacionais são:

- a) A impedância vista entre as entradas (-) e (+) é praticamente infinita I1 \cong I2 \cong 0
- b) A entrada (-) está praticamente no mesmo potencial que a entrada (+)
- c) A corrente através do resistor R1 pode ser aproximada por $I_{R1} = \frac{V_{entrada} V_{ref}}{R1}$
- d) $I_{R1} = I_{R2}$
- e) Vsaida = $-(R2 * I_{R2}) + Vref$
- f) Ganho em tensão: $G = \frac{V_{saída} V_{ref}}{V_{entrada} V_{ref}} = \frac{-R2 \cdot I_{R2}}{R1 \cdot I_{R1}} = \frac{-R2 \cdot I_{R1}}{R1 \cdot I_{R1}} = \frac{-R2}{R1}$

Para que o amplificador operacional possa funcionar como comparador basta que ele possua um ganho alto (em torno de 1000) e que a tensão de referência seja colocada na entrada (+). Enquanto a tensão de entrada estiver acima da tensão de referência a saída do operacional estará no nível lógico '0'. Assim que a tensão de entrada se tornar um pouco inferior à de referência a tensão de saída será amplificada pelo valor do ganho do circuito, atingindo o limite de saturação do amplificador. Neste caso a saída do amplificador irá para o nível lógico '1'.

Apesar de os amplificadores operacionais serem construídos para trabalharem com os sinais analógicos, o seu uso como condicionador de sinais em sistemas digitais é bastante comum, pois além das características já mencionadas, podem executar o chaveamento entre o estado cortado (0) e saturado (1), de forma compatível com os circuitos "puramente" digitais. Dentro destas características de chaveamento, o parâmetro 'slew-rate' torna-se bastante importante para a determinação da freqüência máxima de operação. O 'slew-rate' pode ser descrito como o tempo mínimo em que o amplificador responde a um degrau de tensão em sua entrada. Este tempo é tomado entre 10% e 90% do degrau na saída. Sua unidade é expressa em volts por segundo.

1.4. Portas Analógicas e Circuitos CMOS

A família de circuitos integrados CMOS se utiliza de um tipo diferente de transistor em relação à família TTL (NPN e PNP). A família CMOS utiliza os transistores MOSFET (metal oxide semiconductor, field - effect transistors) sob a forma de pares complementares (tipo - N e tipo - P). Os circuitos CMOS proporcionam praticamente todas as funções disponíveis na família TTL, acrescidos de algumas funções especiais não disponíveis nos circuitos TTL. As famílias de componentes CMOS são descritas a seguir:

- **Série 40XX**: série original da família MOS, tornou-se popular devido a seu baixo consumo (circuitos a bateria), alimentação pode variar entre + 3 e + 15 V, possui alta imunidade a ruídos (nível `1' ≥ 2/3.Vcc e nível `0' ≤ 1/3.Vcc). Apresenta o inconveniente de ser mais lenta que a família TTL.
- Série 40HXX: série mais rápida que a 4000 porém mais lenta que a série "LS' da família TTL.
- **Série 74CXX**: projetada para ser compatível pino-a-pino com a família TTL. Possui menor consumo que a família TTL porém ainda é mais lenta.
- **Série 74HCXX**: série mais rápida que a 74CXX e equivalente à série "LS' da família TTL. Consome menos potência.
- Série 74HCTXX: série compatível com a família TTL.

Uma característica importante da família CMOS é que em alguns circuitos, pelas suas características construtivas, proporcionam uma baixa impedância entre dreno e fonte quando o circuito está habilitado e uma alta impedância na situação oposta. Desta forma estes circuitos são empregados como chaves analógicas, conforme figura 1.6, comandadas por sinais digitais. Estes circuitos de chaves analógicas transferem para a saída o nível de tensão presente na entrada, desde que esta esteja habilitada.




Figura 1.6. - Esquema Funcional de Chave Analógica.

a) Interface TTL - CMOS

Quando se conecta uma saída TTL em uma entrada CMOS, assumindo que os dois circuitos tenham o mesmo nível de alimentação (5 Vcc), pode ocorrer um possível problema na interpretação do nível '1' gerado pelo circuito TTL. Segundo a especificação da família TTL, o nível lógico '1' é válido a partir de 2,4V enquanto que para a família CMOS este nível só é garantidamente detectado a partir de 2/3.Vcc. Para garantir que a conexão TTL-CMOS opere convenientemente é recomendável a colocação de um resistor de "pull-up"na linha de ligação. Este resistor garantirá os níveis de tensão adequados tanto para o nível lógico '0' quanto para o nível '1'.

b) Interface CMOS - TTL

A ligação de uma saída CMOS a uma entrada TTL não apresenta dificuldades do ponto de vista de níveis de tensão, tanto em nível '0'quanto em nível '1'. O problema pode surgir com alguns componentes TTL forneçam uma corrente maior que o circuito CMOS pode absorver quando em nível '0'. O mesmo problema surge quando se conecta mais de uma entrada TTL a uma saída CMOS. Para atender a estes casos de interface pode ser usado um buffer CMOS com capacidade de corrente maior (por exemplo 4050B).

2. PARTE EXPERIMENTAL

A parte experimental compreende o projeto de um conversor de tensões analógicas para uma representação digital de 3 bits.

2.1. Especificação do Projeto

Projetar um sistema de conversão analógico-digital baseado no **método de contador-gerador de rampa**, conforme o diagrama em blocos da Figura 2.1 e a carta de tempos da Figura 2.2. O conversor deve ter uma resolução de 3 bits e o resultado da conversão deve ser automaticamente apresentado em um dos displays do painel de montagem. O ciclo de conversão é ativado pelo acionamento de um botão (INÍCIO). A tensão de entrada do conversor deve estar no intervalo de 0 a 4 Volts.




Figura 2.1 - Diagrama em Blocos do Conversor A/D Contador-Gerador de Rampa.




Figura 2.2 - Carta de Tempos do Conversor A/D.

2.2. Parte Prática

a) Inicialmente, montar uma tabela de códigos e intervalos de tensão (valores teóricos esperados).

código	intervalo de tensões
000	
001	
111	

- b) Montar o circuito projetado do Conversor A/D, seguindo o planejamento de montagem, testes e depuração em módulos independentes.
- c) Elaborar a tabela de códigos e intervalos de tensão do circuito montado (valores experimentais).
- d) Testar o circuito para diversos valores de tensão dentro da faixa de valores válidos de entrada.

OBS.: Ajuste as tensões de alimentação do amplificador operacional LM741 (V+ e V-) para comparar tensões na faixa (0V-5V) e gerar uma saída compatível com TTL (CUIDADO PARA NÃO DANIFICAR OS COMPONENTES TTL).

2.3. Análise dos Resultados

Responda às seguintes perguntas sobre o funcionamento do circuito:

- a) O que acontece se o valor da tensão de entrada for superior ao valor máximo permitido (V_{entrada} > 4V)?
- b) O que acontece se o valor da tensão de entrada for inferior ao valor mínimo permitido (V_{entrada} < 0V)?
- c) Discutir o erro de quantização do conversor A/D projetado.
- d) Analisar o circuito com relação à velocidade de conversão. Que fatores são mais relevantes?
- e) Como o circuito projetado pode ser modificado para aumentar o código binário gerado para 4 bits?

IMPORTANTE:

Uma parte muito importante do planejamento desta experiência é <u>o contato com os manuais dos componentes utilizados</u>. A leitura desses manuais, assim como a localização das informações necessárias, são uma experiência à parte e cada vez mais importante, devido à crescente complexidade dos componentes.

3. <u>BIBLIOGRAFIA</u>

- FREGNI, Edson e SARAIVA, Antonio M. **Engenharia do Projeto Lógico Digital: Conceitos e Prática**. Editora Edgard Blücher Ltda, 1995.
- WAKERLY, John F. Digital Design Principles & Practices. 3rd edition, Prentice Hall, 2000.
- KLEITZ, William. Digital Electronics A Practical Approach. Prentice-Hall, 1987.
- TOKLEIN, Roger L. Princípios Digitais. Schaum-McGraw Hill, 1983.
- Signetics. TTL Logic Data Manual. 1982.
- LSD-EPUSP. Apostila PEL-308: Conversores Analógico-Digitais, RA/ES.

4. MATERIAL DISPONÍVEL

- Componentes TTL
 - 7400, 7404, 7408, 7432, 7474, 74161, 74163, 74175, 74193.
- Componentes Discretos/Analógicos:
 - 4051 multiplexador/demultiplexador analógico
 - LM741 amplificador operacional
 - Resistores: 10 Ω , 10 K Ω

5. EQUIPAMENTOS NECESSÁRIOS

- 1 painel de montagens experimentais.
- 1 fonte de alimentação fixa, $5V \pm 5\%$, 4A.
- 1 fonte de alimentação ± 12 V 10%, 0,5 A
- 1 osciloscópio digital.
- 1 multímetro digital.
- 1 gerador de pulsos.